

3 集成逻辑门电路

3.1 集成电路基本概念

3.2 半导体器件开关特性

3.3 TTL系列集成门内部电路及电气特性

3.4 三态门在微处理器总线中的作用




3.5 CMOS集成门电路

3.6 集成逻辑器件接口的三要素


systems



Logic gates
and
modules



Integrated
circuits



Combinational and sequential logics based on various logic gates and functional modules, and uses in various applications.

Individual transistors and internal circuit structure that make up the integrated circuits. Essential to understand the device properties in order to use them effectively.


Different levels for digital electronics

上页

下页


返回

IC门的使用非常简单，依据电路原理图连接输入线路及输入输出即可。



但如何使用好IC？是否有其他困惑？

- 输入输出信号的高低电平到底是多大？
 - 下一级门是前一级门的负载，一个门到底可以驱动几个同类型的门？
 - 多余输入端该如何处理？等等
- 要用好就要剖析IC内部。



3.1 集成电路基本概念




1. 集成电路(Integrated Circuit, 简称IC)

集成电路就是把电路中的半导体器件、电阻、电容及导线制作在一块半导体基片(芯片)上,并封装在一个壳体内所构成的完整电路。

2. 集成电路的特点

与分立元件电路相比,集成电路具有重量轻、体积小、功耗低、成本低、可靠性高和工作速度高等优点。

集成电路的分类:



数字集成电路分类:

(1) 按电路内部有源器件的不同可分为

a. 双极型晶体管集成电路:

主要有:

(a) 晶体管—晶体管逻辑(TTL-Transistor Transistor Logic)

(b) 发射极耦合逻辑(ECL-Emitter Coupled Logic)

(c) 电阻晶体管逻辑 (RTL)

b. MOS(Metal Oxide Semiconductor)集成电路

主要有：NMOS、PMOS和CMOS等几种类型。

TTL和CMOS集成电路的特点：

- (a) TTL集成电路工作速度快、驱动能力强，但功耗大、集成度低；
- (b) MOS集成电路集成度高、功耗低，但工作速度略低，超大规模集成电路基本上都是MOS集成电路。

目前已生产了BiCMOS器件，它由双极型晶体管电路和MOS型集成电路构成，能够充分发挥两种电路的优势，缺点是制造工艺复杂。

(2) 按集成度分:

a. 小规模集成电路(SSI-Small Scale Integration), 每片组件内包含10~100个元件(或10~20个等效门)。

逻辑门和触发器是目前常用的SSI。


b. 中规模集成电路(MSI-Medium Scale Integration), 每片组件内含100~1000个元件(或20~100个等效门)。

译码器、数据选择器、加法器、计数器、移位寄存器等组件是常用的MSI。

c. 大规模集成电路(LSI-Large Scale Integration), 每片组件内含1000~100 000个元件(或100~1000个等效门)。

d. 超大规模集成电路(VLSI-Very Large Scale Integration), 每片组件内含100 000个元件(或1000个以上等效门)。


常见的LSI、VLSI有存储器、微处理器、单片微处理机、高速乘法累加器、通用和专用数字信号处理器, 可编程逻辑器件PLD。PLD是近十几年来迅速发展的新型数字器件, 目前应用十分广泛。




Intel Pentium Microprocessor,
42 M transistors.

集成逻辑门



集成逻辑门是最基本的数字集成电路，是组成数字逻辑的基础。



集成门电路外形图





常用的集成门电路，大多采用双列直插式封装（Dual-In-line Package，缩写成DIP）。



集成芯片表面有一个缺口（引脚编号的参考标志），如果将芯片插在实验板上且缺口朝左边，则引脚的排列规律为：左下管脚为1引脚，其余以逆时针方向从小到大顺序排列。

一般引脚数为：14、16、20等。


绝大多数情况下，电源从芯片左上角的引脚接入，地接右下引脚。



一块芯片中可集成若干个（1、2、4、6等）**同样功能但又各自独立的门电路**，每个门电路则具有若干个（1、2、3等）输入端。



GS: General Semiconductor
美国通用仪器公司半导体公司






(a) 74LS04(六反相器)

(b) 74LS00(四2输入与非门)



3.2 半导体器件开关特性

1. 二极管的特性:


单向导电



小信号模型




恒压降模型




理想模型


三极管的开关特性



在 R_b 、 R_c 和管子的电流放大倍数等参数取值合适的情况下，可使其在输入为高、低电平时分别工作在饱和导通和截止状态。

理想情况






a) 开关时间

接通时间 t_{on} : 从 u_I 上跳开始到 i_C 上升到 $0.9I_{CS}$ 所需要的时间。

关断时间 t_{off} : i_C 从 I_{CS} 下降到 $0.1I_{CS}$ 的时间。

t_{on} 、 t_{off} 统称为开关时间。越短速度越高。

实际情况(结电容和分布电容的影响)




b) 影响开关时间的因素

管子的结构工艺，外加输入电压的极性 & 大小。


c) 提高开关速度的途径

制造开关时间较小的管子（如肖特基晶体管）；设计合理的外电路。




(a) circuit; (b) symbol

三极管开关特性



Saturated (ON) transistor and ideal switch equivalent



Cutoff (OFF) transistor and ideal switch equivalent

3.3 TTL系列集成门内部电路及电气特性

TTL底层采用双极型晶体管，可用于设计速度极快的开关网络。

TTL系列门有三种不同类型的输出配置：推挽式（图腾柱）输出、集电极开路输出和三态输出。

TTL反相器经典电路 的内部结构及工作原理

实际使用时取如下典型值时

$$V_{CC} = 5V$$


$$V_{IH} = 3.4V$$

$$V_{IL} = 0.2V$$

① PN 结导通压降 $V_{ON} = 0.7V$

② $V_I = V_{IL} = 0.2V (A = 0)$
 $V_O = V_{OH} (Y = 1)$

$V_I = V_{IH} = 3.4V (A = 1)$
 $V_O = V_{OL} (Y = 0)$





内部参数是工程师们经过设计凝练而成，参数合理，保证了功能的实现。

上页

下页

返回

二、电压传输特性



上页

下页


返回

二、电压传输特性


V_I 为0V时：T1管的发射结正偏；

T1的集电极通过T2的集电结（呈反偏状态）和R2上拉到了电源，由于PN结反偏时等效为很大的电阻，因此相当于T1的集电极通过1个大电阻上拉到电源，所以T1一定处于饱和导通。故T1管的CE间压降很低，假设为0.2V，则T2管的基极此时为0.2V，显然无法导通。此时R3上无压降，故T5管也截止。

此时T4管的基极通过R2上拉到电源，故T4管可以导通。





$$V_{OH} = V_{CC} - V_{R2} - V_{BE4} - V_{D2} = 3.4V$$



* *AB*段：尽管 T_2 的基极电压(输入+ T_1 的 CE 间饱和压降)会随着输入增大而增加,但在 $V_I < 0.6V$ 时, T_2 、 T_5 仍截止, 故 $V_{B1} < 1.3V$



$$V_{OH} = V_{CC} - V_{R2} - V_{BE4} - V_{D2} = 3.4V$$



* *BC*段：线性区 $0.7V < V_I < 1.3V$

T_2 导通且工作在线性放大区,因为 T_2 在截止时, V_{E2} 为0, V_{C2} 通过 R_2 上拉到电源, 所以 T_2 的 CE 间压差很大, 意味着 T_2 的集电结反偏。此时如果其发射结进入正偏, 便会处于放大状态。

T_5 截止, T_4 导通, 此时由于 R_2 上的电流增加, 导致其压降增大, 故 $V_I \uparrow \Rightarrow V_O \downarrow$





**CD*段：转折区 $V_I = V_{TH} \approx 1.4V$ ，所以 $V_{B1} \geq 2.1V$

T_2, T_5 同时导通，且 T_2 由放大进入饱和，因为 T_2 的集电极电位在下降。

T_2 饱和导致 T_4 的基极电位为 $0.7 + 0.1 = 0.8V$ ，因此 T_4 截止，

T_5 相当于由一个很大的电阻上拉到电源，因此 T_5 也是饱和导通，

所以 V_O 迅速 $\downarrow \Rightarrow V_{OL} \approx 0$



上页



下页

返回


*DE段: V_I 继续增加, 大于1.4V后, 此时由于 T_2 和 T_5 的导通, 使 T_1 的集电极被钳制在1.4V, 于是出现 T_1 的发射极电位高于集电极电位的状态。

若从 B_1 点看可视为2个PN结的并联, 且PN结的P端由 R_1 接电源, 因此2个PN结均导通, 导致 V_{B1} 被钳制在2.1V。

此后, 若输入电压继续升高, 即便 T_1 的发射结出现反偏, 进入倒置状态但其它管子的状态不变, 所以一直维持输出低电平, 即 $V_O = V_{OL}$



上页 下页 返回



TTL与非门的内部结构及工作原理

(1) 输入级


输入级由多发射极晶体管 T_1 和基极电阻 R_1 组成。

(2) 中间级


中间级由 T_2 、 R_2 和 R_3 组成，作为输出级的驱动电路。

(3) 输出级


输出级由 T_3 、 T_4 、 D 和 R_4 组成，其中 D 、 T_4 作为由 T_3 组成的反相器的有源负载。



实现与逻辑




u_{IA}	u_{IB}	u_B
0	0	0
0	1	0
1	0	0
1	1	1



当输入端至少有一端接低时，输出为高 (3.4V)：T1饱和导通（发射结正偏），T2和T3截止，T4和D导通；


当输入端全部接高（如3.4V）时，输出为低 (0.3V)：T1管倒置，即实际的集电极用作了发射极，而实际的发射极用作了集电极，（发射结反偏），T2和T3饱和导通，T4截止。

T₃和T₄总是轮流导通，这种结构叫推拉（Push-pull）输出级，它可使输出阻抗很低，静态功耗小、提高其负载能力。



思考：输出级中D的作用？

D保证了在 T_3 饱和导通时 T_4 可靠的截止： T_3 饱和导通时输出为CE间的饱和压降，假设为0.1V。若无D，则 T_4 的发射极即为0.1V，而此时 T_4 的基极为 $0.7+0.1=0.8V$ ，则 T_4 可能会导通。



TTL与非门的外特性及有关参数

1. 电压传输特性



反映输出电压 u_o 随输入电压 u_i 变化的规律。

图中 Q_1 和 Q_2 点处的斜率

$$du_o/du_i = -1$$

是传输特性的转折点。

以 Q_1 、 Q_2 两点为界，可将此图分为三个区域。



区域I:

u_O 基本不随 u_I 而变,

输出高电平 U_{OH} 。

区域III:


输出低电平 U_{OL} ;

U_{OL} 基本上亦与 u_I 无关。

区域II:

u_O 急剧地随 u_I 变化。

区域II称为过渡区。



阈值电压 U_{TH} ：过渡区的中点对应的输入电压。是与非门开、关门状态的分水岭。

典型值：1.4V

几个重要参数:



(1) 输入低电平最大值 U_{ILmax} (关门电平 U_{off})

U_{ILmax} 的典型值 0.8V。

注意：在使用时，输入低电平不能大于 U_{ILmax} ，否则将引起逻辑混乱。

(2) 输入高电平最小值 U_{IHmin} (开门电平 U_{on})

U_{IHmin} 的典型值为 2V。



(3) 输出高电平下限值 U_{OHmin}


U_{OHmin} 等于 Q_1 点在 u_O 轴上的投影值。

典型的 U_{OHmin} 为 2.4V。




(4) 输出低电平上限值 U_{OLmax}

U_{OLmax} 为 Q_2 点在 u_O 轴上的投影值。

U_{OLmax} 的典型值为 0.4V。



标准TTL逻辑门参数及噪声容限




输入端范围

(5) 抗干扰度

抗干扰度也称噪声容限，它反映电路在多大的干扰电压 u_N 下仍能正常工作。


U_N 分为高电平噪声容限 U_{NH} 和低电平噪声容限 U_{NL} 。



$$U_{NH} = U_{OHmin} - U_{IHmin}$$

TTL与非门典型值:

$$U_{NH} = 2.4V - 2V = 0.4V$$




低电平噪声容限 U_{NL}

$$U_{NL} = U_{ILmax} - U_{OLmax}$$

TTL与非门典型值:

$$U_{NL} = 0.8V - 0.4V = 0.4V$$

输出端范围



输入端范围


U_{ILmax} 与 U_{IHmin} 越

接近, 则 U_{NH}


U_{NL} 越大, 抗干扰

能力就越强。


下一级门是前一级门的负载，一个门到底可以驱动几个同类型的门？




2. 输入特性



输入特性：反映负载门对驱动门的影响



TTL与非门的输入特性



a. u_I 为低电平 (如0V) 时:

发射结正偏, i_I 流入信号源, 此时, 电流称为低电平输入电流 I_{IL} 。


b. 当 u_I 为高电平 (如3.4V) 时:

发射结反偏, 截止。 i_I 流入TTL门, i_I 即是 T_1 的漏电流。


此时, 电流称为高电平输入电流 I_{IH} 。 I_{IH} 通常约几十微安。

总结

- 当TTL门电路输入高电平时，输入电流流入门电路。漏电流。几十微安。
- 当TTL门电路输入低电平时，输入电流流出门电路。1.6mA。



G_1 输出高电平




G_1 输出低电平

3. 输出特性:

反映输出电压 u_O 随输出负载电流 i_L 变化的关系。分析门的驱动能力。

与非门输出有高、低电平两种状态，下面分两种情况分析输出特性。






(1) 输出高电平时

T_3 截止, T_4 和D导通,
 i_L 为拉电流。


$$u_O = V_{CC} - U_{CES4} - u_D - i_{R4} R_4$$

$$= V_{CC} - (U_{CES4} + u_D) - i_L R_4$$

u_O 随着 i_L 增加而下降。



高电平输出特性



由特性曲线，得到集成门所允许的最大输出电流 I_{OHmax} 。



标准TTL逻辑门

$I_{OHmax} \leq 400 \mu A$ 最大可提供的拉电流


(2) 输出低电平时

T_3 饱和, 输出电流 i_L 从负载流进 T_3 , **形成灌电流。**


- 当灌电流增加时, T_3 饱和程度减轻, u_O 随 i_L 增加略有增加。
- 当 i_L 足够大时 ($\approx 70\text{mA}$), T_3 将退出饱和进入放大状态, u_O 随 i_L 的增加而很快上升。



(b) Current sinking (I_{IL} value is maximum)



低电平输出特性




由低电平输出特性曲线可得：
低电平输出时最大输出端电流 I_{OLmax}

标准TTL逻辑门

$I_{OLmax} \leq 16mA$ 最大允许的灌电流

可见，输出电路的灌电流和拉电流能力都有一定的限制，否则逻辑电平将遭破坏。



$$NI_{IL} < I_{OLmax}$$

决定了一个驱动门可以带多少个负载门。


(3) TTL门带负载能力

- 由输出特性和输入特性共同决定.
- 用其所能驱动同类门的数目（**扇出系数N**）来表示。

a. 当输出低电平时


$$N_L = \left[\frac{I_{OL\max}}{I_{IL}} \right]$$

I_{IL} 为低电平输入负载电流



- (a) I_{IL} 越小，对驱动门的负担越轻；
- (b) $I_{OL\max}$ 愈大，则带负载能力愈强；
- (c) 两者之比越大，扇出系数 N_L 越大。

b. 当输出高电平时



$$N_H = \left\lfloor \frac{I_{OHmax}}{I_{IH}} \right\rfloor$$

一个负载门只接一个端子时

c. TTL与非门总扇出系数

$$N = \min\{N_L, N_H\}$$


一般由于 $N_L < N_H$ ，因此通常所说的扇出系数 N 即指 N_L 。

标准TTL系列典型值为10。

$$N_H = \left[\frac{I_{OH \max}}{I_{IH \max}} \right] = \frac{400 \mu A}{40 \mu A} = 10$$


$$N_L = \left[\frac{I_{OL \max}}{I_{IL \max}} \right] = \frac{16 mA}{1.6 mA} = 10$$

旧教材P₇₈
新教材P68



无论几个输入端接到驱动门输出，负载门所需的电流量都近似为 $(V_{cc}-0.7)/R$ ，所以，**低电平扇出数只与负载门数，而非端子数量有关。**

$$N_L = \left\lfloor \frac{I_{OL \max}}{I_{IL}} \right\rfloor$$



对负载门，每个接的端子都需要一个 I_{IH} ，所以，**高电平扇出数与负载门接的输入端的数量有关。**

$$N_H = \left\lfloor \frac{I_{OH \max}}{nI_{IH}} \right\rfloor$$

n 为一个门所接的端子数。

下页

返回


例：已知门电路的参数

$$I_{OH\max}=1.0\text{mA}$$

$$I_{OL\max}=20\text{mA}$$

$$I_{IH}=50\mu\text{A}$$


$$I_{IL}=1.43\text{mA}$$



试求 门 G_P 的扇出系数 N_0 应为多少？

解：

对门 G_P 输出高电平和低电平时的情况分别讨论，然后取两个数中一个较小的作为门的扇出系数。



解: ● 当门 G_P 输出为低电平时,


$$N_{OL} = \frac{I_{OL} \max}{I_{IL}} = \frac{20}{1.43} = 14$$

● 当门 G_P 输出为高电平时,


$$N_{OH} = \frac{I_{OH} \max}{2 \times I_{IH}} = \frac{1.0}{2 \times 0.05} = 10$$

N应选取 $\{N_{OL}, N_{OH}\}_{\min}$, 即

$$N=10$$



问题： 输入端通过电阻接地，阻值大小是否对逻辑功能有影响？




TTL与非门输入端负载特性


自零开始逐渐增加 R ，则 $u_I (= i_R R = \frac{V_{CC} - 0.7}{R + R_1} R$

) 和 u_{B1} 随之增加， T_2 、 T_3 一直处于截止状态（关门状态），输出高电平；

当 $u_I \approx 1.4V$ 时， T_3 导通（开门状态），输出低电平。



当 R_1 较大时， U_i 进一步增加，但它不能一直随 R_1 增加而升高。因为当 $U_i = 1.4V$ 时， $U_{b1} = 2.1V$ ，此时 V_5 已经导通，由于受 V_1 集电结和 V_2 、 V_5 发射结的钳位作用， U_{b1} 将保持在 $2.1V$ ，致使 U_i 也不能超过 $1.4V$



为使与非门可靠工作在关门状态 (T_3 截止), R 所允许的最大阻值叫该与非门的**关门电阻**, 记作 R_{OFF} 。

为使与非门可靠地工作在开门状态 (T_3 导通), R 所允许的最小阻值叫该与非门的**开门电阻**, 记作 R_{ON} 。


在工程技术中, 常取

$$R_{OFF}=0.9\text{ k}\Omega \quad R_{ON}=2\text{ k}\Omega$$

若 $R \leq 0.9\text{ k}\Omega$, 该端相当于输入逻辑低;


若 $R \geq 2\text{ k}\Omega$, 该端相当于输入逻辑高。

为保险起见, R_{OFF} 可按 $1\text{ k}\Omega$ 考虑, R_{ON} 可按 $10\text{ k}\Omega$ 考虑。




悬空的输入端相当于接高电平。

练习：写出下列TTL逻辑门的输出表达式



$$L_1 = \overline{AB}$$



$$L_2 = \overline{C}$$

4. 动态响应特性（开关速度）

门电路输出对输入脉冲的响应称为门的动态特性。

描述动态特性参数：

(1) 传输延迟时间


当输入端接入输入信号后，需要经过一定的时间，才能在输出端产生对应的输出信号。

延迟时间称为传输延迟时间。

从输入波形上升沿的50%到输出波形下降沿的50%之间的延迟时间，称为**门的输出由高电平降到低电平的传输时延** t_{PHL} ，或称为**导通延迟时间**；

从输入波形下降沿的50%到输出波形上升沿的50%之间的延迟时间，称为**门的输出由低电平升到高电平的传输时延** t_{PLH} ，或称为**截止延迟时间**。

$$t_{\text{pd}} = \frac{1}{2}(t_{\text{PHL}} + t_{\text{PLH}})$$



t_{pd} 是衡量门电路工作速度的重要指标。

典型TTL与非门的平均传输延迟时间 $t_{\text{pd}} = 10 \sim 20 \text{ ns}$ 。

5. 电源电流及功耗

(1) 电源电流

TTL集成门电路的供电电源 V_{CC} 为+5V;

V_{CC} 供给的电流叫电源电流, 用 I_E 表示;

I_E 小, 则组件功耗就小;

但高功耗TTL门的开关速度较快。

(2) 功耗

组件工作时消耗的功率，等于电源电压 V_{CC} 与电源电流 I_E 之积。

电路在输入全0和全1时的功耗是不一样的，通常**取其平均值**。

要求低功耗与提高门电路的开关速度相矛盾。

常用**功耗-时延积** M 作为衡量一个门的品质指标。

$$M = P \cdot t_{pd}$$

M 值越大，表示组件的性能越差。

作业

自练题:

- 3.4
- 3.5
- 3.7

作业题:

- 3.6
- 3.11

其它TTL集成逻辑门

1. 集电极开路门(OC门)

当将两个TTL“与非”门
输出端直接并联时：

产生一个大电流


- a. 抬高门2输出低电平；
- b. 会因功耗过大损坏门器件。

注： TTL输出端
不能直接并联。任何具有
确定输出逻辑的器件都不
允许直接将多个输出端接
在一起。


该与非门输出高
电平， T_5 截止。

$V_{cc} \rightarrow R_5 \rightarrow$ 门1
的 $T_4 \rightarrow$ 门2的 T_5 产
生一个很大的电
流。

该与非门输
出低电平， T_5 导
通。



(1) OC门的结构




OC门使用时，必须外接“上拉电阻 R_C ”和 $+V_C$ 相连。


(2) OC门的电路符号




曾用符号



国标符号






(3) OC 门实现“线与”逻辑



输出级


$$F = F_1 F_2 F_3?$$






所以: $F = F_1 F_2 F_3$

由于这种“与”逻辑是两个OC门的输出线直接相连实现的，故称作“线与”。



(a)



(b)

$$F = F_1 \cdot F_2 = \overline{A}B \cdot \overline{C}D$$

(4) 负载电阻 R_C 的选择

R_C 的选取原则：保证OC门输出的高电平不低于 U_{OHmin} ；
输出的低电平不大于 U_{OLmax} 。


(a) 当驱动门输出高电平时：

n 个驱动门全部输出 U_{OH}

$$U_{OH} = U_{CC} - I_{CC}R_C$$

$$= U_{CC} - (nI_{CEO} + mI_{IH})R_C$$

I_{CEO} 为内部 T_3 管的穿透电流



为使 $U_{OH} \geq U_{OHmin}$ ，则必须使


$$U_{CC} - (nI_{CEO} + mI_{IH})R_C \geq U_{OHmin}$$

即

$$R_C \leq \frac{U_{CC} - U_{OHmin}}{nI_{CEO} + mI_{IH}}$$

故

$$R_{Cmax} = \frac{U_{CC} - U_{OHmin}}{nI_{CEO} + mI_{IH}}$$




(b) 当驱动门输出低电平时:

假设 I_{CC} 和所有的负载电流全部流入唯一导通门的输出管 T_3 。

这种情况对于导通门来说负载是最重的。因为

$$I_{CC} = I_{OL} - mI_{IL}$$



$$U_{OL} = U_{CC} - I_{CC}R_C = U_{CC} - (I_{OL} - mI_{IL})R_C$$

为保证 $U_{OL} \leq U_{OLmax}$, 应当使

$$U_{CC} - (I_{OL} - mI_{IL})R_C \leq U_{OLmax}$$

即


$$R_C \geq \frac{U_{CC} - U_{OLmax}}{I_{OL} - mI_{IL}}$$

故

$$R_{Cmin} = \frac{U_{CC} - U_{OLmax}}{I_{OL} - mI_{IL}}$$

综上, R_C 范围: $R_{Cmin} \leq R_C \leq R_{Cmax}$

如果希望电路时延小一些, 可以选择接近 R_{Cmin} 的较小电阻; 若希望功耗低一些, 可以选择接近 R_{Cmax} 的一个较大电阻。通常OC门的上拉电阻值可以选 $10k\Omega$ 。




(5) OC门的应用

OC门输出管的击穿电压一般在10V以上，有的可高达20V。因此，只要在输出管允许的驱动能力和击穿电压范围内就可以任意选用工作电压值，即将一个OC门的上拉电阻接到另一电源上。

因此，OC门可驱动一些非逻辑性负载，如继电器。

[例 2.14] 某 TTL 逻辑电路的输出需驱动继电器负载，设继电器线包电压为 24V，线包直流电阻 R_x 为 $2k\Omega$ ，试设计合理的接口电路，完成驱动任务，并画出电路图。



[解] 本题驱动电路应具有承受 24V 电压，且具有 $I_o = 12mA$ 的驱动能力，应选取 OC 门。取 OC 门外接电压 $V_{cc}' = 24V$ ，线包电阻 R_x 作为外接电阻，采用低电平驱动。画电路图如图 3.3.17 所示。



(5) OC门的应用


驱动发光二极管(LED)

思考：该设计是否合理？




2. 三态门(TS或TSL门, tri-state logic)

输出有三种状态：逻辑0和逻辑1和高阻抗状态（即TTL输出级的上下2个管子都截止）。



EN 端为控制端，也叫选通端或使能端。

A 端为信号输入端， F 端为输出端。




(1) 功能分析

a. 当 $EN=1$ (即 EN 端输入高电平) 时

二极管 D_1 截止，相当于开路，不起任何作用。

这时三态门和普通与非门一样，完成“与非”功能。 $F = \overline{A}$

这种状态是三态门的工作状态，也叫选通状态。




b. 当 $EN=0$ (即 EN 端输入低电平) 时

D_1 导通, $V_{C2} \approx 0.7V$, T_4 和 D 截止。


同时 T_1 管射极之一为低电平, T_2 、 T_3 也截止。

由于晶体管 T_4 和 T_3 同时截止, 输出端相当于悬空或开路。



这时三态门相对负载而言呈现高阻抗，故称这种状态为高阻态或悬浮状态，也叫禁止状态。

在禁止状态下，三态门与负载之间无信号联系，对负载不产生任何逻辑功能，所以禁止状态不是逻辑状态。



禁止状态不是逻辑状态，三态门也不是三值逻辑门，叫它“三态门”只是为区别于其它门的一种“方便称呼”。


思考：三态门能否实现“线与”逻辑？

输出三种状态：逻辑0、逻辑1和高阻抗状态（即TTL输出级的上下2个管子都截止）。


三态门的真值表

<i>EN</i>	<i>A</i>	<i>B</i>	<i>F</i>
0	X	X	高阻
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0


(2) 三态逻辑门等效电路




(b) 长方形符号



(c) 特殊形状符号




(a) 等效电路



三态门有两种控制模式：


- a. EN 为低电平时门工作，高电平时禁止，称为低电平使能；
- b. EN 为高电平时门工作，低电平时禁止，称为高电平使能。

练习：写出下面电路表达式



例1

$$L1 = \overline{AB} \cdot \overline{CD} = \overline{AB + CD}$$




例2

当 $C=0$ 时，三态门 $G1$ “使能”， $G2$ “禁止” $L2 = \overline{A}$

当 $C=1$ 时，三态门 $G1$ “禁止”， $G2$ “使能” $L2 = \overline{B}$


3.4 三态门在微处理器总线中的作用

数据总线是数字系统的高速公路，所有逻辑可以共享总线传输信息。




接入总线的电路都必须具有3态特性，否则引起总线竞争。

用于数据总线结构,实现多路数在总线上的分时传送。



任何时刻只有一个控制端有效，即只有一个门处于数据传输，其它门处于禁止状态。

思考：CPU如何从memory中读取数据？




根据总线上流动的数据性质，一套总线一般包括：

数据总线（Data Bus, DB, 传送数据，多为8或16位）、

地址总线（Address Bus, AB, 区分微处理器片内外的接口或存储器单元。地址线若为16位宽度，说明该系统CPU最多可以区分65 536 (2^{16}) 个存储器单元或功能部件，16位宽度可以访问的地址范围是：

0000H~FFFFH)

控制总线（Control Bus, CB, 传送控制信号、时钟信号、状态等信息）三部分。




单向总线: 信息只能向一个方向传送。如 地址总线。

双向总线: 信息可以向两个方向传送，既可以发送，也可以接收。

双向传输


当 $E=0$ 时，门1工作，门2禁止，数据从A送到B；

当 $E=1$ 时，门1禁止，门2工作，数据从B送到A。



三态门双向传输

双向传输接口



Each I/O port has a pair of tri-state buffers.

When the $\overline{RD}/WR$ line is LOW, the upper tri-state buffer in each pair is enabled and the lower one disabled. Data was read to the internal bus.

When the $\overline{RD}/WR$ line is HIGH, the upper tri-state buffer in each pair is disabled and the lower one enabled. Data was sent from internal bus to the outside I/O.

各种TTL门的性能比较

TTL门主要有74系列，它是国际上通用的标准电路。

TTL门的品种可分为以下几类：

标准系列（74××系列）

高速型（74H××系列、74F××）

低功耗型（74L××系列）

肖特基（Schottky）型（74S××系列）

低功耗肖特基型（74LS××系列）

改进肖特基型（74AS××系列）

改进低功耗肖特基型（74ALS××系列）

- 对同一个xx器件，其引脚排列、逻辑功能完全一致；仅在功耗和时延及个别电压电流参数上不同

比如，7400,74LS00,74F00,74ALS00都是4个2输入的与非门

TTL电路的各系列性能比较

类型 性能	74 ××	74H××	74L××	74S××	74LS××	74AS××	74ALS××
P_D/mW	10	22	1	19	2	22	1
T_{pd}/ns	10	6	33	3	9.5	1.5	4
M/pJ	100	132	33	57	19	33	4

有关网址

<http://www.datasheet5.com/>

<http://www.icpdf.com/>

<http://www.51ic.info/>

<http://www.21ic.com/>

<http://www.icminer.com/>


- 74系列（民品）

[74 系列](#) · [74S 系列](#) · [74LS 系列](#) · [74AS 系](#)
[列](#) · [74ALS 系列](#) · [74HC 系列](#) · [74HCT 系列](#) · [74F](#)
[系列](#) · [74AHC 系列](#) · [74LS 贴片系列](#)

- 54系列（军品）

3.5 CMOS集成门电路

场效应管的开关特性



PN结



S (Source): 源极
G (Gate): 栅极
D (Drain): 漏极
B (Substrate): 衬底

开启电压

以N沟道增强型为例：


$V_{GS}=0$ 时，D-S间是两个背向PN结串联， $i_D=0$

加上 $+V_{GS}$ ，且足够大至 $V_{GS} > V_{GS(th)}$ ，D-S间形成导电沟道（N型层）




漏极特性曲线（分三个区域）

- ① 截止区: $V_{GS} < V_{GS(th)}$, $i_D = 0$, $R_{OFF} > 10^9 \Omega$
- ② 恒流区
- ③ 可变电阻区: 当 V_{DS} 较低（近似为0），呈现电阻，这个电阻受 V_{GS} 控制、可变。



(a)



(b)

电阻负载反相器电路



a. 当 $u_I < U_T$, T截止

$u_O = V_{DD}$ (为高电平)

b. 当 u_I 为高电平时, T导通。

输出为低电平


MOS管绝缘介质很薄, 为防止击穿, 在改进的MOS管内, 常有过压保护稳压管限制加在g、s极间的电压。



CMOS集成门电路

CMOS (Complementary MOS) 逻辑门电路是继TTL之后开发的一种数字集成器件。

由于CMOS的工作速度可与TTL相媲美，而CMOS的功耗和扇出数则远优于TTL，CMOS的抗干扰能力也比TTL强。因此，CMOS电路可能超越TTL而成为占主导地位的逻辑器件。目前，几乎所有的大规模集成电路都采用CMOS工艺制造，且费用较低。



不同系列CMOS门性能比较

系列 参数	4000/4000B	74HCxx	74HCTxx	74BCTxx
T_{pd}/ns ($C_L=15pF$)	75	10	13	2.9
P_D/mW	0.002	1.55	1.002	0.0003 ~ 7.5
M/pJ	0.15	15.5	13.026	0.00087 ~ 22

74HCT High speed - CMOS - TTL inputs

74AHC Advanced - High speed – CMOS

74AHCT Advanced - High speed - CMOS - TTL inputs

74BCT BiCMOS - TTL inputs


CMOS反相器

两个增强型MOS场效应管组成：

T_1 为NMOS管，称驱动管；

T_2 为PMOS管，称负载管。

PMOS和NMOS在电气和逻辑特性上互补，即PMOS的电压极性以及电流方向都与NMOS相反，因而得名互补MOS（即CMOS）反相器电路。



PMOS和NMOS由一个共同的信号控制，所以对于任意输入逻辑（0或1）互补的两个管子必然一个导通。

a. u_I 为低电平时: T_1 管截止, T_2 管导通。


MOSFET在截止时, 其漏源极间的等效电阻 $10^9\Omega$ 以上, 而导通时, 其等效电阻仅几千欧。

输出电压为高电平 $U_{OH} \approx V_{DD}$


b. u_I 为高电平: T_1 管导通, T_2 管截止。

输出电压为低电平 $U_{OL} \approx 0V$

该电路实现了反相逻辑功能。




CMOS与非门



A	B	F
0	0	1
0	1	1
1	0	1
1	1	0

$$F = \overline{AB}$$


CMOS或非门




A	B	F
0	0	1
0	1	0
1	0	0
1	1	0

$$F = \overline{A + B}$$

基本CMOS电路特点



- 1、PMOS连接输出和电源；NMOS连接输出和地
- 2、PMOS和NMOS结构互补(串联—并联)，使P网和N网不会同时导通
- 3、N网管子串联为与逻辑；并联实现或逻辑
- 4、CMOS实现非逻辑



$$F = \overline{A + B}$$


$$F = \overline{\overline{A + B}} = A + B$$

CMOS电路的主要特点

(1) 功耗低

稳定工作时总有一个管子截至，流过的漏电流很小，所以静态电流小，约为纳安 (10^{-9}A) 数量级，因而静态功耗很低，有利于提高集成度。

管子改变状态时都导通，且经过放大区，出现尖峰电流，动态功耗比静态时显著增大。这种尖峰电流的出现还可能导致电路间相互影响引起逻辑上的错误。常用的解决办法是在靠近门电路的电源与地之间接一个滤波电容。



CMOS门总的动态功耗：

$$P_D = C \times V_{DD}^2 \times f$$

C : 负载及其它电容，具体数值由芯片厂家提供。

CMOS门总的动态功耗:

$$P_D = C \times V_{DD}^2 \times f$$

说明:


工作速度增加, 功耗增加;

只要降低电源电压, 就可显著降低功耗;



很多微处理器通过切断内部时钟源, 禁止数字电路工作来降低整个芯片的动态功耗。很多大功率MOS电路通过降低开关动作频率来降低功耗。

总体而言, CMOS逻辑门的功耗一般仍比双极型逻辑门功耗小。

(2) 抗干扰能力强



可以通过提高 V_{DD} 来
提高噪声容限




(3) 电源电压工作范围宽

标准CMOS电路的电源电压范围很宽，可在3~15V范围内工作。目前，更为先进的设计采用1.8V或更低（1.3V）的电源供电。对降低功耗和功耗引起的散热问题有利。

(4) 扇出能力强


不考虑速度时，理论上是无穷。但MOS存在栅极电容，过多负载引起的过大负载电容（如图，输出由低到高变化实际上是对 C_L 充电的过程，相反，则为放电的过程）。负载电容过大，显然增加门的传输时延，降低开关速度。



CMOS门的扇出系数一般大于50。

带缓冲极的CMOS门

存在问题，以与非门为例



1) 输入电平状态不同，输出电阻相差4倍

$$A=1, B=1 \text{ 则 } R_o = R_{ON2} + R_{ON4} = 2R_{ON}$$

$$A=0, B=0 \text{ 则 } R_o = R_{ON1} // R_{ON3} = \frac{1}{2}R_{ON}$$

$$A=0, B=1 \text{ 则 } R_o = R_{ON1} = R_{ON}$$

$$A=1, B=0 \text{ 则 } R_o = R_{ON3} = R_{ON}$$


2) 输出电平受输入变量数的影响，例如，输入变量数越多，串联的NMOS管越多，输出低电平也越高（每个管子实际都有导通压降）。

上页


下页

返回

解决方法：引入反相器作为每个输入端和输出端的缓冲器。




CMOS漏极开路门



结构、用法、符号与TTL的OC门类似。电路的输出级是一个漏极开路的NMOS管。工作时必须外接上拉电阻 R_D 到电源 V_{DD} 电路才能正常工作。

OD门与OC门一样可实现“线与”功能。

CMOS三态逻辑门



CMOS三态逻辑(Tri-State Logic, 简称TSL)门符号与TTL三态门一样。

当 $\overline{EN}=1$ 时, T_1' 、 T_2' 均截止, Y 与地及电源都断开了, 输出端呈现为高阻态。

当 $\overline{EN}=0$ 时, T_1' 、 T_2' 均导通, T_1 、 T_2 构成反相器。

CMOS传输门


传输门 (Transmission Gate, 简称TG门) ——一种传输模拟信号 (也包括数字信号) 的模拟开关。

1. CMOS传输门及符号


T_P 和 T_N 结构对称。

由于两个管子的漏极和源极是可互换的, 因此, 传输门是双向的, 输入和输出可以互换。

两管的栅极由互补的信号 C 和 $\overline{C}$ 来控制。




假设 T_P 和 T_N 的开启电压
 $|U_{THP}|=|U_{THN}|=2V$, $V_{DD}=10V$,
 输入信号 u_I 在 $0\sim 10V$ 之间变化。



当 C 接低电平 $0V$ 时, u_I 取 $0\sim 10V$ 范围内的任何值, T_N 均不导通。同时 $\overline{C}$ 端为 $10V$, T_P 也不导通。可见, 当 C 接低电平时, 传输门断开。

当 C 接高电平 $10V$ 时, u_I 在 $0\sim 8V$ 范围内变化, T_N 导通; 当 u_I 在 $2\sim 10V$ 范围内变化时 T_P 将导通。导通电阻数百欧。



CD4066

四双向模拟开关，当控制端加高电平时，开关导通；当控制端加低电平时开关截止。模拟开关导通时，导通电阻为几十欧姆；模拟开关截止时，呈现很高的阻抗，可以看成为开路。


传输门的应用

多路选择器(Multiplexer, 简称MUX)：从多路输入信号中选择其中一路到输出线上的一种组合电路。

2选1 选择：

当地址选择信号 $S=0$ 时, TG_1 导通, TG_2 截止, $Z=X$;

当 $S=1$ 时, TG_1 截止, TG_2 导通, $Z=Y$ 。



由CMOS反相器和传输门构成的选择器

作业

自练题:

- 3.10

作业题:

- 3.14
- 3.15 (c)
- 3.20

3.6 集成逻辑器件接口的三要素

当数字电路采用多种逻辑器件混合使用时，这些器件之间连接时要注意三个要素的匹配——电压、电流、速度。

TTL与CMOS系列之间的接口问题

两者的器件延时基本接近，基本可以满足相互的时间要求。
两者连接只需要注意**电压和电流问题**。

驱动门的 $U_{OH (min)}$ $\geq$ 负载门的 $U_{IH (min)}$

驱动门的 $U_{OL (max)}$ $\leq$ 负载门的 $U_{IL (max)}$


驱动门的 $I_{OH (max)}$ $\geq$ 总负载门的 $I_{IH (总)}$

驱动门的 $I_{OL (max)}$ $\geq$ 总负载门的 $I_{IL (总)}$



a. 用TTL电路驱动CMOS电路

(a) 如果按**极限参数情况下的理论分析**，当用TTL ($U_{OHmin}=2.4V$)驱动4000系列和HC系列CMOS电路 ($U_{IHmin}=3.5V$)时，需设法将TTL电路的输出高电平提升到3.5V以上。（手册 教材P68）


解决办法：在TTL电路的输出端接一个上拉电阻(与OC门外接电阻选择方法类似，一般为 $10K\Omega$) 至电源 U_{DD} 。



实际情况：如果2个门的电源电压都是5V，因CMOS门输入电流几乎为0，TTL的拉电流为0，T4导通，且为射极跟随状态，输出阻抗很低，输出电压接近5V，可以满足CMOS门输入高电平3.5V的要求。因此，可以不需要接口电路。



另一种方案是采用一个专用的CMOS电平移动器(例如40109), 它由两种直流电源 U_{CC} 和 U_{DD} 供电, 电平移动器接收TTL电平(对应于 U_{CC}), 而输出CMOS电平(对应于 U_{DD})



(b) 用TTL电路驱动HCT系列和ACT系列的CMOS门电路时，因两类电路性能兼容，故可以直接相接，不需外加元件和器件。


(2) 用CMOS电路驱动TTL电路

由于CMOS驱动电流较小(特别是输出低电平时)，所以对TTL电路的驱动能力很有限。例如，CD4069(六反相器 $I_{OLmax}=4mA$)只能直接驱动两个74TTL($I_{ILmax}=-1.6mA$)系列负载。4000B CMOS $I_{OLmax}=0.51mA$ ，输出驱动电流不足以驱动1个TTL门。


提高CMOS电路驱动能力常用的方法：

采用CMOS缓冲器

缓冲器4050和反相缓冲器4049是专门设计能够提供高的输出电流。足以驱动2个TTL负载。



用三极管反相器作为接口电路，可用三极管电流放大器扩展电流驱动能力。



任一TTL和CMOS接口时，对于每一种情况，都须参考器件数据手册检查是否存在上述问题。

各逻辑系列的负载特性

驱动门	负载门					
	TTL	S-TTL	LS-TTL	AS-TTL	ALS-TTL	CMOS(5V)
TTL	10	8	40	8	40	*>100
S-TTL	12	10	50	10	50	*>100
LS-TTL	5	4	20	4	20	*>100
AS-TTL	12	10	50	10	50	*>100
ALS-TTL	5	10	20	4	20	*>100
CMOS	0	0	1	0	1	>100

* 设采用了上拉电阻R


逻辑门电路使用中的几个实际问题

1. 集成门的输入端负载特性

对TTL，为保险起见，

R_{OFF} (为使与非门可靠工作在关门状态 (T3截止)， R 所允许的最大阻值) 可按 $1k\Omega$ 考虑，

R_{ON} (为使与非门可靠地工作在开门状态 (T3导通)， R 所允许的最小阻值) 可按 $10k\Omega$ 考虑。





对CMOS逻辑门，由于其输入电阻非常高，输入电流几乎为0。因此，CMOS输入端接电阻 R 到地时，输入端电压几乎不随 R 变化，输入端电压近似为逻辑0。


2. 不使用的输入端的处理:

悬空? **×** 容易受外界信号干扰


(1) 与非门不使用输入端的接法



(2) 或非门不使用输入端的接法



(a)



(b)

3. 对输入信号边沿的要求


驱动TTL电路的数字信号必须具有较快的转换时间。当输入信号上升或下降时间大于 $1\mu\text{s}$ 时，输出端有可能出现信号振荡。这种振荡可能引起逻辑错误。

一般组合电路的输入信号上升或下降沿变化速率应小于 100ns/V ，时序电路输入信号上升或下降沿变化速度应小于 50ns/V 。

对于边沿缓变的输入信号，必须加整形器，后续介绍的**施密特触发器**可以把缓慢变化的信号边沿变成陡变的边沿。

4. 不使用的输出端的处理

不使用的输出端不允许直接接到 V_{DD} 或 V_{CC} (T5饱和导通时损坏)，也禁止输出端直接接地 (T4导通时被损坏)。否则会产生过大的电流而使器件或电源损坏。




对于TTL系列，除三态门和集电极开路门外，TTL集成电路的输出端不允许直接接在一起。

CMOS集成电路的输出端也不能直接连到一起，否则导通的P沟道管和导通的N沟道管形成低阻通路，造成电源短路而引起器件损坏。

5. 尖峰电流的影响

电源中的尖峰电流



尖峰电流通常为正常工作电流的数十倍。

- a. 电路间相互影响会导致逻辑上的错误;
- b. 显著增加门的平均功耗。

解决办法

在靠近门电路的电源与地之间接一滤波电容。

- 用10~100 μ F的大电容与直流电源并联滤除不需要的频率成分。
- 每一集成芯片加接一0.1 μ F的电容器滤除开关噪声。

6. 接地问题

正确的接地对于降低电路的噪声是非常重要的。











通常采用的措施：

将电源地和信号地分开、强电与弱电地分开、模拟地和数字地分开。

先将各自的地汇集在一点，然后将所有地线用最短的导线连在一起，实现单点接地，以避免相互影响。在印制电路板设计中，尽量加粗加宽地线，避免导线电阻造成各接地点电位不同。

总结

- 介绍半导体器件的开关特性(无需看模电内容)
 - 数电器件一般处于开关状态
 - 晶体管 J_e 偏置确定饱和还是截止
 - MOS管**判断 U_{GS} 是否大于开启电压，确定开关状态

					P - 通道
					N 沟道
JFET 结型	MOSFET 的 ENH	MOSFET ENH			MOSFET 的 DEP
	增强型			耗尽型	

总 结

介绍集成门**内部电路**的工作原理（了解）

介绍集成门的外特性，理解器件的各种参数：**（重点）**

传输特性


输入特性

输出特性

电压范围、噪声容限、扇出系数、功耗-时延积



- **OC门、三态门（重点）**
- **不用端子的处理（重点）**


3.11 图题2.11中, 若 A 的波形如图所示, 写出逻辑函数式 F , 并对应地画出波形; 若考虑与非门的平均传输时延 $t_{pd}=50\text{ns}$, 试重新画出 F 的波形。




$$F = \overline{\overline{A}A} = 1$$

不考虑门的传输延时, 输出
固定为高电平





若G端加5V的电压，管子导通，GS间要维持+5V，此时G必须提高到10V。



1. 选择填空题

(1) 硅开关二极管导通时的正向压降为_____。

- (a) 0.5V (b) 0.7V (c) 0.1V (d) 0.3V

(2) 二极管与门的两输入信号 $AB=$ _____时，输出为高电平。

- (a) 00 (b) 01 (c) 10 (d) 11

(3) 二极管或门的两输入信号 $AB=$ _____时，输出为低电平。

- (a) 00 (b) 01 (c) 10 (d) 11

(4) 当发射结 J_e 和集电结 J_c 均正偏时，晶体三极管工作在_____状态。


- (a) 放大 (b) 饱和 (c) 截止 (d) 倒置

(5) 晶体三极管两个 PN 结都反偏时，工作在_____状态。


- (a) 放大 (b) 饱和 (c) 截止 (d) 倒置

(6) 数字电路中，当晶体管的饱和深度变浅时，其工作速度_____。

- (a) 变低 (b) 不变 (c) 变高 (d) 加倍



(二极管或门电路)



(二极管与门电路)

@51CTO

(7) 标准 TTL 门 U_{Ilmax} (关门电平 U_{OFF}) 之值为_____。

- (a) 0.3V (b) 0.5V (c) 0.8V (d) 1.2V

(8) 标准 TTL 门 U_{IHmin} (开门电平 U_{ON}) 之值为_____。

- (a) 0.3V (b) 0.7V (c) 1.4V (d) 2V

(9) TTL 与非门输出高电平的参数规范值是_____。

- (a) $U_{\text{OH}} \geq 1.4\text{V}$ (b) $U_{\text{OH}} \geq 2.4\text{V}$

- (c) $U_{\text{OH}} \geq 3.3\text{V}$ (d) $U_{\text{OH}} = 3.6\text{V}$

(10) TTL 与非门输出低电平的参数规范值是_____。

- (a) $U_{\text{OL}} \leq 0.3\text{V}$ (b) $U_{\text{OL}} \geq 0.3\text{V}$

- (c) $U_{\text{OL}} \leq 0.4\text{V}$ (d) $U_{\text{OL}} = 0.8\text{V}$

(11) TTL 与非门阈值电压 U_T 的典型值是_____。

- (a) 0.4V (b) 1.4V (c) 2V (d) 2.4V

(12) TTL 与非门的低电平输入电流 I_{IL} 的参数规范值是_____。

- (a) 20 μ A (b) 40 μ A (c) 1.6 mA (d) 16 mA

(13) TTL 与非门高电平输入电流 I_{IH} 的参数规范值是_____。

- (a) 20 μ A (b) 40 μ A (c) 1.6 mA (d) 16 mA

(14) TTL 与非门低电平输出电流 I_{OL} (灌电流) 的参数规范值是_____。

- (a) 20 μ A (b) 40 μ A (c) 1.6 mA (d) 16 mA

(15) TTL 与非门高电平输出电流 I_{OH} (拉电流) 的参数规范值是_____。

- (a) 200 μ A (b) 400 μ A (c) 800 μ A (d) 1000 μ A

(16) TTL 电路中, _____ 能实现“线与”逻辑。

- (a) 异或门 (b) OC 门 (c) 三态门 (d) 与或非门

(17) 用三态门可以实现“总线”连接, 但其“使能”控制端应为_____。

- (a) 固定接 0 (b) 固定接 1 (c) 同时使能 (d) 分时使能

- (18) TTL 门电路的开门电阻 R_{ON} 的典型值为_____。
- (a) $3k\Omega$ (b) $2k\Omega$ (c) 900Ω (d) 300Ω
- (19) 门电路输入端对地所接电阻 $R \leq R_{OFF}$ 时，相当于此端_____。
- (a) 接逻辑“1” (b) 接逻辑“0”
(c) 接 2.4V 电压 (d) 逻辑不定
- (20) 门电路输入端对地所接电阻 $R \geq R_{ON}$ 时，相当于此端_____。
- (a) 接逻辑“1” (b) 接逻辑“0”
(c) 接 0.4V 电压 (d) 逻辑不定
- (21) 数字系统中，降低尖峰电流影响，所采取的措施是_____。
- (a) 接入关门电阻 (b) 接入开门电阻
(c) 接入滤波电容 (d) 降低供电电压
- (22) CMOS 系列产品中，工作速度低于 74 系列 TTL 的是_____系列。
- (a) 74HC (b) 74HCT (c) 54HC (d) 4000B

(23) 不属于 CMOS 逻辑电路优点的提法是_____。

- (a) 输出高低电平理想 (b) 电源适用范围宽
(c) 抗干扰能力强 (d) 电流驱动能力强

(24) 电源电压 V_{DD} 为 10V 的 CMOS 传输门可以传递幅度为_____的信号。

- (a) $-10\sim 0V$ (b) $0\sim 10V$ (c) $0\sim V_{DD}/2$ (d) $>10V$

2. 填空题 (请在空格中填上合适的词语, 将题中的论述补充完整)

- (1) 二极管最重要的特性是_____。
- (2) 逻辑电路中, 电平接近于零时称为_____, 电平接近 V_{CC} 时称为_____。
- (3) 数字电路中, 晶体三极管一般工作在_____状态。
- (4) 晶体三极管进入饱和后, 若继续增加 I_B , 集电极电流 I_C _____。
- (5) 在晶体三极管 c、b 极间并接_____, 可提高晶体三极管开关速度。
- (6) TTL 集成门的驱动能力比 CMOS 逻辑门_____。
- (7) 当 $U_{GS} < U_T$ 时, NMOS 管工作于_____状态。
- (8) TTL 集成电路中, 多发射极晶体管完成_____逻辑功能。
- (9) TTL 门采用推拉输出结构的优点是_____。
- (10) TTL 与非门输出高电平 U_{OH} 的典型值为_____。

(11) TTL 与非门输出低电平 U_{OL} 的典型值为_____。

(12) TTL 与非门的噪声容限反映了门电路的_____能力。

(13) TTL 与非门的低电平噪声容限 U_{NL} = _____。

(14) TTL 与非门的高电平噪声容限 U_{NH} = _____。

(15) 门电路输出波形相对于输入波形的延后时间称为_____。

(16) 门的品质因数 M = _____， M 值越_____，门的性能越好。

(17) 用三态门构成总线连接时，依靠_____信号的控制，可以实现总线的共享而不至于引起_____。

(18) 与门的多余输入端可_____。

(19) 或门的多余输入端可_____。

(20) CMOS 逻辑电路中，若 $V_{DD} = 10V$ ，则输出低电平 U_{OL} 近似为_____，输出高电平 U_{OH} 近似为_____。

(21) TTL 驱动 CMOS 负载时， $U_{OHmin} \geq U_{IHmin}$ 得不到满足，常用的解决办法是将 TTL 输出接_____。

作 业

3.4 若TTL与非门的输入电压为2.2V，确定该输入属于(1)逻辑0；(2)逻辑1；(3)输入位于过渡区，输出不确定，为禁止状态。

[解] 因为TTL与非门的 $U_{IH} > 2.0V$ ，所以输入电压为2.2V时，属于逻辑1。

3.5 若TTL与非门的输出电压为2.2V，确定该输出属于(1)逻辑0；(2)逻辑1；(3)不确定的禁止状态。

[解] 因为TTL与非门的输出低电平不大于0.4V，输出高电平不低于2.4V，所以输出电压为2.2V时，属于(3)不确定的禁止状态。

3.7 标准TTL门的电路电源电压一般为(1)12V；(2)6V；(3)5V；(4)-5V。

[解] (3)5V

3.6

利用网络资源，查找 7432 和 7421IC 的数据手册，说明分别是什么逻辑器件？内部分别有几个独立器件？7421 是多少引脚的封装？是否有未使用的引脚？

[解] 读者通过以下网址，搜索并下载器件厂家提供的 7432 和 7421 的 pdf 文件，阅读器件资料可知，7432 内部有四个独立的两输入或门，称为四 2 输入或门。7421 是双 4 输入与门，DIP 封装，3 和 11 引脚未使用。


<http://www.icpdf.com/>

<http://www.51ic.info/>

<http://www.21ic.com/>

<http://www.icminer.com/>


3.10 图题 2.10 中, G_1 、 G_2 是两个集电极开路与非门, 接成线与形式, 每个门在输出低电平时允许灌入的最大电流为 $I_{OLmax}=13mA$, 输出高电平时的输出电流 $I_{OH}<25\mu A$ 。 G_3 、 G_4 、 G_5 、 G_6 是四个 TTL 与非门, 它们的输入低电平电流 $I_{IL}=1.6mA$, 输入高电平电流 $I_{IH}<50\mu A$, $V_{CC}=5V$ 。试计算外接负载 R_C 的取值范围 R_{Cmax} 及 R_{Cmin} 。



$$R_{Cmin} = \frac{V_{CC} - U_{OLmax}}{I_{OLmax} - mI_{IL}} = \frac{5 - 0.4}{13 - 4 \times 1.6} \times 10^3 = 0.697k\Omega$$



$$R_{Cmax} = \frac{V_{CC} - U_{OHmin}}{nI_{OH} + kI_{IH}} = \frac{5 - 2.4}{2 \times 25 + 4 \times 50} \times 10^6 = 10.4k\Omega$$

3.11 图题2.11中, 若 A 的波形如图所示, 写出逻辑函数式 F , 并对应地画出波形; 若考虑与非门的平均传输时延 $t_{pd}=50\text{ns}$, 试重新画出 F 的波形。



$$F = \overline{\overline{A}A} = 1$$

不考虑门的传输延时, 输出
固定为高电平




3.14 设计一个发光二极管(LED)驱动电路, 设LED的参数为 $U_F=2.2V$, $I_D=10mA$; 若 $V_{CC}=5V$, 当LED发亮时, 电路的输出为低电平, 选择集成门电路的型号, 并画出电路图。

[解] 74 系列门低电平输出时驱动能力强, 应该选择 (a) 电路。


(1) 限流电阻 R 之值 (取 $U_{OL}=0.4V$)

$$R = \frac{V_{CC} - U_F - U_{OL}}{I_D} = \frac{5 - 2.2 - 0.4}{10} \times 10^3 = 240\Omega$$

(2) 选用门电路的型号: 由于电路输出为低电平时 LED 发光, 要求所选门电路的 $I_{OLmax} \geq I_D = 10mA$, 可选 74 系列 TTL 门 7404 非门。



3.15 分析图题的逻辑功能。




当 $X = 1$ 时，经非门使输出端
三态门的控制信号 $EN=0$ ，


因此， $F_4 = Z$ ；

当 $X = 0$ 时，输出端使能信号有效，

$$F_4 = \overline{AB} = \overline{A}\overline{B}$$

3.19 电路如图示，当 $M=0$ 时实现何种功能？当 $M=1$ 时又实现何种功能？请说明其工作原理。





[解] (1)由电路可写出如下逻辑关系

$$F_i = M \odot A_i = MA_i + \overline{M} \overline{A_i}$$

(2) 分析电路功能

当 $M=0$ 时, $F_i = \overline{A_i}$, 输出为反码; 当 $M=1$ 时, $F_i = A_i$, 输出为原码。


电路实现 4 位原码/反码变换功能。

补充： 图为多功能函数发生器，共有16种逻辑功能。A、B为输入变量， $E_3E_2E_1E_0$ 为功能控制端。

(1)试写出Y的表达式（不需化简）；


(2)列表给出 $E_3E_2E_1E_0$ 为0000到0111时的电路功能（Y的表达式）。

(3)若OC门输出高电平大于3V，且每个门漏电流 $I_{OH}=100\mu A$ ；输出低电平小于0.3V，且最大灌电流 $I_{OL}=8mA$ ，设输出驱动两个TTL门，且各TTL门的输入端数为1，（TTL门的高电平输入电流 $I_{IH}=20\mu A$ ，输入低电平电流 $I_{IL}=0.4mA$ ），试问R的取值范围是多少？




[解] (1) 写出电路的逻辑表达式:

$$Y = \overline{ABE_3} \cdot \overline{ABE_2} \cdot \overline{ABE_1} \cdot \overline{ABE_0}$$



$E_3E_2E_1E_0$	Y
0 0 0 0	1
0 0 0 1	$A+B$
0 0 1 0	$\overline{A+B}$
0 0 1 1	B
0 1 0 0	$A+\overline{B}$
0 1 0 1	A
0 1 1 0	$A \odot B$
0 1 1 1	AB



2. 计算上拉电阻:



$$R \leq \frac{V_{CC} - U_{OHmin}}{nI_{OH} + mI_{IH}}$$

$$= \frac{5 - 3}{(4 \times 0.1 + 2 \times 0.02) \times 10^{-3}} = 4.6 \text{ k}\Omega$$








$$R \geq \frac{V_{CC} - U_{OLmax}}{I_{OL} - mI_{IS}} = \frac{5 - 0.3}{(8 - 2 \times 0.4) \times 10^{-3}} = 0.65 \text{ k}\Omega$$

R 可选 1.1kΩ电阻。


3.21 分析下图电路的逻辑功能，写出逻辑函数式。




【场效应管 符号回顾】

					P - 通道
					N 通道
JFET 结型	MOSFET 的 ENH	MOSFET ENH		MOSFET 的 DEP	
	增强型				耗尽型

【题解】



在输入输出端分别加反相器作缓冲级。



$$\begin{aligned}
 & \overline{AB + X} \\
 &= \overline{AB}(A + B) \\
 &= (\overline{A} + \overline{B})(A + B) \\
 &= \overline{AB} + A\overline{B} \\
 &= A \oplus B
 \end{aligned}$$

异或门

集电极电阻越大越容易饱和



文心 网页 图片 资讯 视频 笔记 地图 贴吧 文库 更多 搜索工具

百度Ai+

听

这句话是正确的。集电极电阻 (R_c) 越大, 三极管越容易进入饱和状态。

原理说明

在共发射极放大电路中, 三极管是否饱和取决于集电极-发射极电压 (V_{ce}) 是否降至足够低 (通常小于0.7V), 使得集电结正偏。根据公式:

$$V_{ce} = V_{cc} - I_c \cdot R_c$$

- 当 R_c 增大时, 在相同的集电极电流 I_c 下, V_{ce} 会减小。
- V_{ce} 减小到一定程度 (如 $< 0.6V$), 集电结由反偏转为正偏, 三极管进入饱和区。

同时, 最大可能的集电极电流 (即临界饱和电流) 为:

$$I_{c(sat)} \approx \frac{V_{cc}}{R_c}$$

- R_c 越大, $I_{c(sat)}$ 越小, 意味着更小的基极电流 I_b 就能满足 $I_b \geq \frac{I_{c(sat)}}{\beta}$, 从而更容易饱和。

上页

下页

返回